Maszyna tworzy maszynę.
Godziny zamiast miesięcy
Zespół naukowców z Google zaprezentował nowy model sztucznej inteligencji, który może opracowywać złożone projekty chipów w ciągu kilku godzin. A trzeba wiedzieć, że jest to uciążliwe, skomplikowane zadanie, którego wykonanie zwykle zajmuje inżynierom kilka miesięcy.
Naukowcy wykorzystali zestaw danych zawierający 10 000 układów chipów, aby zasilić model uczenia maszynowego, który został następnie przeszkolony za pomocą tzw. uczenia ze wzmacnianiem (reinforcement learning). Okazało się, że w ciągu zaledwie sześciu godzin model może wygenerować projekt, który zoptymalizuje rozmieszczenie różnych komponentów na chipie. To pozwala na dużo szybsze niż do tej pory stworzenie ostatecznego układu spełniającego założone wymagania operacyjne, takie jak szybkość przetwarzania i wydajność energetyczna, z których potem korzystają m.in. programiści.
Sukces tej metody jest trudny do przecenienia skoro Google już wykorzystał ją do zaprojektowania swojej następnej generacji procesorów tensorowych (TPU), które działają w centrach danych firmy. Z Twittera Anny Goldie, naukowca z Google Brain:
Nasz komputerowy specjalista RL (reinforcement learning) generuje układy chipów w ciągu zaledwie kilku godzin. Te „nadludzkie” układy generowane przez sztuczną inteligencję zostały użyte w najnowszym akceleratorze AI Google (TPU-v5)!
Wynalazek w sam raz na czas niedoborów chipów.
Elektronika jest coraz bardziej skomplikowana
Współczesne chipy zawierają miliardy różnych komponentów ułożonych i połączonych na kawałku krzemu wielkości paznokcia. Na przykład pojedynczy procesor zazwyczaj zawiera dziesiątki milionów bramek logicznych, zwanych również komórkami standardowymi, oraz tysiące bloków pamięci, znanych jako makrobloki – które następnie muszą być ze sobą połączone. Umieszczenie standardowych komórek i makrobloków na chipie ma kluczowe znaczenie dla określenia, jak szybko sygnały mogą być przesyłane na chipie, a co za tym idzie, jak wydajne będzie urządzenie końcowe skonstruowane z wykorzystaniem takiego układu.
Dlatego duża część pracy inżynierów skupia się na optymalizacji układu chipa. Rozpoczyna się od umieszczenia większych makrobloków, procesu zwanego „planowaniem piętra”, który polega na znalezieniu najlepszej konfiguracji dla komponentów, pamiętając, że w pozostałej przestrzeni będą musiały jeszcze zostać umieszczone standardowe komórki i okablowanie.
A liczba możliwych układów makrobloków jest kolosalna: według badaczy Google, liczba kombinacji jakie można przetestować wynosi przynajmniej dziesięć do potęgi 2500 – czyli jedynka i 2500 zer…
Gdy już taki utrudzony inżynier opracuje układ, prawdopodobnie będzie musiał później poprawić i dostosować projekt, gdy dodawane będą standardowe komórki i okablowanie. Każda iteracja może potrwać nawet kilka tygodni.
Próby automatyzacji zadania
Biorąc pod uwagę żmudną złożoność tego procesu, zawsze jawił się on jako oczywisty kandydat do zautomatyzowania. Jednak od kilkudziesięciu lat naukowcom nie udało się wymyślić technologii, która mogłaby w tym pomóc. Projektanci chipów mogą wprawdzie polegać na oprogramowaniu komputerowym, które pomoże im w tym zadaniu, ale wciąż wiele miesięcy zajmuje wypracowanie, jak najlepiej zmontować komponenty w urządzeniu.
A wyzwanie staje się coraz trudniejsze. Często cytowane prawo Moore'a przewiduje, że liczba tranzystorów w chipie podwaja się każdego roku – co oznacza, że inżynierowie stają w obliczu równania, które rośnie wykładniczo z czasem, a jednocześnie nadal muszą dotrzymywać napiętych harmonogramów.
